TTL電平是基于Transistor-Transistor Logic（晶體管-晶體管邏輯）電路設(shè)計的一種邏輯電平標(biāo)準(zhǔn)。TTL是數(shù)字電子學(xué)中最早期也是最廣泛應(yīng)用的邏輯門電路之一，主要在20世紀(jì)60年代至90年代期間流行，盡管現(xiàn)在許多應(yīng)用已被更先進(jìn)的技術(shù)所取代，如CMOS（互補(bǔ)金屬氧化物半導(dǎo)體）邏輯，但TTL電平的概念和標(biāo)準(zhǔn)仍然在許多場合下被提及和使用。
在TTL電平標(biāo)準(zhǔn)中，邏輯電平被定義為兩個特定的電壓范圍：
高電平（邏輯1）通常定義為大約 +5V（實際上，典型的工作范圍可能在2V到5V之間）。
低電平（邏輯0）通常定義為接近地電位，即0V（實際工作范圍可能在0V到0.8V之間）。
TTL電路的這些特性允許它們在相對較高的速度下運行，同時保持合理的功耗水平。由于TTL電路使用的是雙極型晶體管（BJT），它們能夠提供較快的開關(guān)速度，這使得TTL電路非常適合用于需要高速處理的數(shù)字邏輯應(yīng)用。
然而，隨著技術(shù)的進(jìn)步，TTL逐漸被CMOS技術(shù)所取代，后者在低功耗和高集成度方面表現(xiàn)更佳。盡管如此，了解TTL電平仍然是理解早期數(shù)字電子學(xué)的基礎(chǔ)，對于維護(hù)和修復(fù)老舊的電子設(shè)備或在某些特殊應(yīng)用中仍然非常重要。例如，在一些接口標(biāo)準(zhǔn)中，如并行端口或某些串行通信協(xié)議中，仍然會提到TTL電平兼容性。淘晶馳串口屏在TTL電平兼容性上就做得不錯。